메모리 감소와 저전력을 위한 BNN 가속기의 구조 최적화
페이지 정보
본문
ISSN
2287-5026
vol.
59(8)
pp.
810-820
- 이전글Optimization of Approximate Modular Multiplier for R-LWE Cryptosystem 23.02.28
- 다음글Design and Analysis of Approximate 4-2 Compressor for Efficient Multiplication 23.02.28
댓글목록
등록된 댓글이 없습니다.